

Part I

TRANSISTOR MOS

1 Structure

Transistor MOS

Le transistor MOS est l'élément principal de la technologie qui porte le même nom:




Figure 1: Structure et symboles du transistor MOS

Notations et caractéristiques

Type de MOSFET	Canal N	Canal P
Substrat	Légèrement P	Légèrement N
Drain et source	N^+	P^+
Grille	Poly-Si fortement dopé	

- T_{ox} ou X_{ox} : Épaisseur de l'oxyde
- W : Largeur de grille
- L : Longueur du canal, paramètre caractéristique d'une technologie
- $\frac{W}{L}$: Impédance caractéristique du transistor

2 Capacité MOS et tension de seuil

$$C_{ox} = \frac{\epsilon_{ox}}{X_{ox}} \left(\frac{F}{cm^2} \right) \quad (1)$$

$\epsilon_{ox} = 3,9 \times \epsilon_0$ pour SiO_2 avec $\epsilon_0 = 8,854 \times 10^{-14} F/cm$




Figure 2: Capacité de l'oxyde

2.1 Modes de polarisation en fonction de V_G

2.1.1 Accumulation

Accumulation

Il y a accumulation des trous à la surface du semiconducteur. Cet état de polarisation n'est pas utilisé pour le fonctionnement d'un transistor MOS




Figure 3: Accumulation

2.1.2 Déplétion

- $V_G > 0$ mais ($V_G < V_t$)
- Le champ électrique dans le SC est contrôlé par V_G , $V_B = 0$ en volume
- A la surface du SC $\phi_s = \phi(x=0)$ et $E_s = -\frac{d\phi}{dx}|_{x=0}$
- $V_G = V_{ox} + \phi_s$




Figure 4: Déplétion

Zone de déplétion

Largeur de la zone de déplétion:

$$x_d = \sqrt{\frac{2\epsilon_{sc}}{qN_A} \phi_s}$$

$\epsilon_{sc} = 11.8\epsilon_0$ pour Si La charge de déplétion par unité de surface est:

$$Q_{B0} = -qN_A x_d = -\sqrt{2q\epsilon_{sc}N_A\phi_s} \text{ (C/cm}^2\text{)}$$

Capacité MOS: $Q_s = Q_B < 0$, soit $V_{ox} = -\frac{Q_s}{C_{ox}}$

2.1.3 Inversion




Figure 5: Inversion

- Accumulation des électrons à l'interface Isolant/SC
- L'inversion commence dès que $V_G \geq V_t$
- pour $V_G = V_{t0} (V_B = 0)$ on a $\phi_s = 2|\phi_F| = 2\frac{kT}{q} \ln \frac{N_A}{n_i}$

- Déplétion max: $x_{dmax} = \sqrt{\frac{2\epsilon_{sc}}{qN_A} 2|\phi_F|}$
- $Q_{B0} = -\sqrt{2q\epsilon_{sc}N_A} 2|\phi_F|$
- Charge totale en surface: $Q_s(V_G) = Q_{B0} + Q_I(V_G)$; $Q_I(V_G) \ll Q_{B0}$ au seuil d'inversion
- Seuil idéal: 
- Soit $V_{i0}^{idéal} = V_{ox} + \phi_s$

Remarques

Il faut tenir compte de la tension de bande plate qui dépend de:

1. La différence des travaux de sortie entre le métal et le SC
2. Charges dans l'oxyde
3. Charges aux interfaces

$$V_{FB} = \phi_{GS} - \frac{1}{C_{ox}(Q_{ox} + Q_{ss})} \quad (4)$$

Q_{ox} et Q_{ss} sont positives $\Rightarrow V_{FB}$ peut devenir négatif!!! $\Rightarrow$

$$V_{i0} = V_{FB} + \frac{\sqrt{2q\epsilon_{sc}N_A}(2|\phi_F|)}{C_{ox}} + 2|\phi_F| + \frac{qD_I}{C_{ox}} \quad (5)$$

Si $V_B \neq 0 \Rightarrow Q_B = -\sqrt{2q\epsilon_{sc}N_A}(2|\phi_F| + V_B)$ ensuite

$$V_i(V_B) = V_{i0} + \gamma(\sqrt{2|\phi_F| + V_{SB}} - \sqrt{2|\phi_F|}) \quad (6)$$

$$\gamma = \frac{\sqrt{2\epsilon_{sc}N_A}}{C_{ox}} \quad (7)$$

Effet du corps

γ s'exprime en $V^{\frac{1}{2}}$ et traduit l'effet du corps (substrat) $Q_I = -C_{ox}(V_G - V_i)$ ou $Q_I = -C_{ox}(V_G - V_{i0})$ et ce en fonction de V_B

3 Modes de fonctionnement

Si $V_S=0$, $V_{DS}=0$, $V_B=0$ et $0 < V_{GS} \leq V_{in}$, on assiste à la déplétion du canal (voir figure 6)

Si $V_{GS} > 0$ et $V_{GS} \geq V_{in}$, on assiste à la formation du canal par la zone d'inversion. (voir figure 7) La tension V_{DS} modulera le courant entre le drain et la source. Si $V_{GS} > 0$ et $V_{GS} \geq V_{in}$ et $V_{DS} > V_{GS} - V_{in}$ on a un pincement du canal et on parle de saturation. (voir figure 8) Remarque: Si $V_{DS} \leq V_{GS} - V_{in}$ le transistor fonctionne en régime linéaire

en résumé: en polarisant convenablement les diodes formées par les drains, sources et substrats (voir figure 9)

Tension de grille	Tension de drain	Etat du transistor
$V_{GS} < V_{in}$	$\forall V_{DS}$	Blocage du transistor
$V_{GS} \geq V_{in}$	$V_{DS} \leq V_{GS} - V_i$	Régime linéaire
$V_{GS} \geq V_{in}$	$V_{DS} > V_{GS} - V_i$	Régime de saturation




Figure 6: Déplétion du canal: évacuation des trous majoritaires

4 Equation décrivant le courant

4.1 Gradual Channel Approximation(CGA)

Approximation du canal graduel

Hypothèses:

1. On ramène le problème de trois à une dimension
2. La charge de déplétion est uniquement due au champ vertical $E_x(y)$
3. V_{tn} est indépendant de la tension $V(y)$ le long du canal
4. On considère $V_s = 0$
5. approximation valable dans le cas de composants à grandes dimensions

Le champ électrique du canal est dû au potentiel drain-source $E_y(y) = -\frac{dV(y)}{dy}$ avec $V(y=0) = V_s = 0$ et $V(y=L) = V_{DS}$. voir figure (10)

Equations du courant

La zone de déplétion a une largeur maximale côté drain, maximum de $V(y)$

$$x_{dmax} = \sqrt{\frac{2\epsilon_{sc}}{qN_A} (2|\phi_F| + V(y))} \quad (8)$$

La charge d'inversion varie en fonction de y et on a: $Q_I(y=0) = -C_{ox}(V_{GS} - V_{tn})$ et $Q_I(y=L) = -C_{ox}(V_{GS} - V_{tn} - V(y))$

Equations du courant

En considérant une lame d'épaisseur dy et de largeur W entre les points $y=0$ et $y=L$ (figure 11,) la résistance équivalente à cette tranche dy , du canal est:

$$dR = -\frac{1}{\mu_n Q_I(y)} \frac{dy}{W} = \frac{dy}{\sigma A} = \rho \frac{dy}{e \times W} \quad (9)$$




Figure 7: Création du canal par inversion

la chute de potentiel aux bornes de dR est:

$$dV = I_D \times dR = -\frac{I_D dy}{\mu_n Q_I(y) W} \Leftrightarrow I_D \int_0^L dy = -\mu_n W \int_{V(0)}^{V(L)} Q_I(y) dV \quad (10)$$

soit:

$$I_D = \mu_n C_{ox} \frac{W}{L} \int_0^{V_{DS}} (V_{GS} - V_{th} - V(y)) dV \quad (11)$$

et finalement

$$I_D = \frac{\beta}{2} [2(V_{GS} - V_{th})V_{DS} - V_{DS}^2] \quad (12)$$

avec $\beta = K' \frac{W}{L}$ en $[A/V^2]$: transconductance du composant et $K' = \mu_n C_{ox}$ en $[A/V^2]$: transconductance du process

Equations du courant

Lorsqu'on trace cette caractéristique (voir figure 12), on remarque que: Or dès que I_D atteint la saturation, I_D reste constant, soit:

$$I_{Dsat} = \frac{\beta}{2} [V_{GS} - V_{th}]^2 \quad (13)$$

Equations du courant

En résumé

Courant dans un MOS à canal N

$$I_D = \begin{cases} 0 & \text{si } V_{GS} \leq V_{th} \\ \frac{\beta}{2} [2(V_{GS} - V_{th})V_{DS} - V_{DS}^2] & \text{si } V_{GS} > V_{th} \text{ et } V_{DS} \leq V_{GS} - V_{th} \\ \frac{\beta}{2} [V_{GS} - V_{th}]^2 & \text{si } V_{GS} > V_{th} \text{ et } V_{DS} > V_{GS} - V_{th} \end{cases}$$




Figure 8: Transistor au début de saturation

4.2 Modulation de la longueur du canal

Modulation du canal

Lorsque V_{DS} continue à croître au delà de $V_{GS} - V_{tn}$, le canal se rétrécit (voir figure 13) la nouvelle longueur est $L' = L - \Delta L$ avec ΔL donné par:

$$\Delta L = \sqrt{\frac{2\epsilon_{sc}}{qN_A}} (V_{DS} - V_{DS,sat}) \quad (14)$$

Modulation du canal

Le courant devient:

$$I_{D,sat} = \frac{\beta}{2} [V_{GS} - V_{tn}]^2 (1 + \lambda V_{DS}) \quad (15)$$

$\lambda [V^{-1}]$ est le facteur de modulation du canal; valeurs typiques: 0.01 à 0.1 V^{-1} et donc:

Courant dans un MOS à canal N

$$I_D = \begin{cases} 0 & \text{si } V_{GS} \leq V_{tn} \\ \frac{\beta}{2} [2(V_{GS} - V_{tn})V_{DS} - V_{DS}^2] & \text{si } V_{GS} > V_{tn} \text{ et } V_{DS} \leq V_{GS} - V_{tn} \\ \frac{\beta}{2} [V_{GS} - V_{tn}]^2 (1 + \lambda V_{DS}) & \text{si } V_{GS} > V_{tn} \text{ et } V_{DS} > V_{GS} - V_{tn} \end{cases}$$

Caractéristiques de transfert

La caractéristique de transfert est alors

5 MOSFET à déplétion à canal N ou P

Voir figures 16 et 17

Remarques

- On parle de Seuils de **blocage**: positif pour le canal P et négatif pour le canal N




Figure 9: Transistor NMOS non polarisé

- Ce type de transistors est très utilisé en résistance de charge, grille et source connectées.
- Utilisation très restreinte en technologie

6 MOSFET à canal P

6.1 Symbole

voir figure 18

Tension seuil

$$V_{i0,p} = V_{FB,p} - \frac{\sqrt{2q\epsilon_{sc}N_D(2|\phi_{Fp}|)}}{C_{ox}} - 2|\phi_{Fp}| - \frac{qD_I}{C_{ox}} \quad (16)$$

et si $V_{SB} \neq 0$

$$V_{i,p}(V_B) = V_{i0,p} - \gamma_p(\sqrt{2|\phi_{Fp}| + V_{BS}} - \sqrt{2|\phi_{Fp}|}) \quad (17)$$

Remarques

Relever les différences avec le NMOS

6.2 Caractéristique courant-tension

voir figure 19

6.3 Paramètres de simulation SPICE

voir figure 20 et 21




Figure 10: Approximation du canal graduel

Part II

Inverseur MOS

voir figure 22

Inverseur idéal

- Idéalement, on cherche une inversion (changement d'état) à la moitié de la course des tensions d'entrée et de sortie
- Conséquence: Pas d'états de sortie mal définits

7 Caractéristiques de l'inverseur de base

voir figure 23

Caractéristiques de l'inverseur de base

- Si $V_{in} = 0 \Rightarrow V_{out} = V_{DS} = V_{DD}$
- Si V_{in} augmente de 0 à $V_{GS} > V_t \Rightarrow V_{DS} = V_{out} > V_{GS} - V_t$ Le transistor signal passe du blocage à la saturation

$$\frac{\beta_D}{2} (V_{in} - V_t)^2 (1 + \lambda V_{out}) = I_L(V_L) = I_L(V_{DD} - V_{out}) \quad (18)$$

- Si V_{in} augmente et que $V_{out} < V_{GS} - V_t$, le transistor signal passe en mode ohmique

$$\frac{\beta_D}{2} (2(V_{in} - V_t)V_{out} - V_{out}^2) = I_L(V_L) = I_L(V_{DD} - V_{out}) \quad (19)$$




Figure 11: Canal d'un transistor NMOS

7.0.1 Caractéristique de transfert

Voir figure 24

- V_{OH} Maximum de la tension de sortie
- V_{OL} Minimum de la tension de sortie
- V_{IH} Limite minimale de l'état haut en entrée
- V_{IL} Limite maximale du niveau bas en entrée
- V_{th} Seuil d'inversion de l'inverseur

7.0.2 Marges de bruit

Voir figure 25

On définit les marges de bruit par:

- $NM_H = V_{OH} - V_{IH}$
- $NM_L = V_{IL} - V_{OL}$

7.0.3 Réponse temporelle de l'inverseur

voir figure 26

- Si V_{IN} va de V_{OH} à V_{OL} $I_D = -C_{out} \frac{dV_{out}}{dt} + I_L$
- Si V_{IN} va de V_{OL} à V_{OH} $I_D = C_{out} \frac{dV_{out}}{dt}$

8 Inverseur utilisant un MOSFET à canal à déplétion comme charge

Voir figure 27

- $V_{GSL} = 0 > V_{TL} \Rightarrow \exists$ Toujours un canal conducteur




Figure 12: Tracé de la Caractéristique donnée par l'équ. 12

- $V_{DSL,sat} = (V_{GSL} - V_{TL}) = |V_{TL}|$

- $V_{TL}(V_{out}) = V_{T0L} + \gamma_L(\sqrt{V_{out} + 2|\phi_{FL}|} - \sqrt{2|\phi_{FL}|})$

- Transistor charge en saturation $\Leftrightarrow V_{DD} - V_{out} > |V_{TL}(V_{out})|$

$$I_L = \frac{\beta_L}{2} (V_{GSL} - V_{TL}(V_{out}))^2 = \frac{\beta_L}{2} (-V_{TL}(V_{out}))^2 \quad (20)$$

- Transistor charge en régime linéaire $\Leftrightarrow V_{DD} - V_{out} < |V_{TL}(V_{out})|$

$$I_L = \frac{\beta_L}{2} [2|V_{TL}(V_{out})|(V_{DD} - V_{out}) - (V_{DD} - V_{out})^2] \quad (21)$$

- Si $V_{IN} < V_{TD} \Rightarrow M_D$ est bloqué et M_L sert de contact entre V_{DD} et $V_{out} \Leftrightarrow$ [redacted]

- Si V_{IN} augmente autour de V_{TD} , M_D rentre en saturation alors que la charge reste ohmique

$$\frac{\beta_D}{2} (V_{IN} - V_{TD})^2 = \frac{\beta_L}{2} [2|V_{TL}|(V_{DD} - V_{out}) - (V_{DD} - V_{out})^2] \quad (22)$$

- Si V_{IN} continue à augmenter, M_D et M_L changeront de mode de fonctionnement

1. Si $V_{out} < V_{DD} - |V_{TL}| \Leftrightarrow V_{DD} - V_{out} > |V_{TL}|$, la charge passe en saturation et le driver reste en saturation.

$$\frac{\beta_D}{2} (V_{IN} - V_{TD})^2 = \frac{\beta_L}{2} (-V_{TL}(V_{out}))^2 \quad (23)$$

2. Si $V_{out} < V_{IN} - V_{TD}$, le driver devient ohmique alors que la charge reste en saturation, de même si V_{IN} devient proche de V_{DD}

$$\frac{\beta_D}{2} [2(V_{IN} - V_{TD})V_{out} - V_{out}^2] = \frac{\beta_L}{2} (-V_{TL}(V_{out}))^2 \quad (24)$$




Figure 13: Modulation du canal

8.0.4 Calcul de V_{OH}

Calcul de V_{OH}

$$V_{OH} \approx V_{DD}$$

- $V_{OH} = V_{DD} - V_{DSL}$ ($V_{IN} = 0$) et le seul courant est celui de fuite dans le driver ($V_{IN} = 0$)

$$G_{DSL} = \frac{I_L}{V_{DSL}} = \frac{\beta_L}{2} [2|V_{TL}(V_{OH})| - (V_{DD} - V_{OH})] \quad (25)$$

avec $V_{DSL} = \frac{I_L}{V_{DSL}} \Rightarrow$

$$V_{OH} = V_{DD} - \frac{I_L}{\frac{\beta_L'}{2} \frac{W}{L} [2|V_{TL}(V_{OH})| - (V_{DD} - V_{OH})]} \quad (26)$$

8.0.5 Calcul de V_{OL}

Calcul de V_{OL}

$$\frac{\beta_D}{2} [2(V_{IN} - V_{TD})V_{out} - V_{out}^2] = \frac{\beta_L}{2} [-V_{TL}(V_{out})]^2 \quad (27)$$

- en mettant $V_{IN} = V_{OH}$ et $V_{out} = V_{OL} \Rightarrow$

$$V_{OL}^2 - 2(V_{OH} - V_{TD})V_{OL} + \frac{1}{\beta_R} |V_{TL}(V_{out})|^2 = 0 \quad (28)$$

ensuite

$$V_{OL} = (V_{OH} - V_{TD}) - \sqrt{(V_{OH} - V_{TD})^2 - \frac{1}{\beta_R} |V_{TL}(V_{OL})|} \quad (29)$$

et on détermine V_{OL} par itération




Figure 14: Caractéristiques d'un NMOS

Design de l'inverseur

- V_{OL} et V_{OH} sont fixés à des valeurs prédéfinies en ajustant le rapport $\frac{W}{L}$ et en ajustant V_{TLD}

$$V_{TL} = V_{TLD} + \gamma_L (\sqrt{V_{OH}} + 2|\phi_{FL}| - 2\sqrt{|\phi_{FL}|}) \quad (30)$$

- À partir de l'équation donnant V_{OL} et en écrivant $R_{ON} = \frac{V_{OH}}{I_D}$ pour le driver en mode ohmique et $R_{DSL} = \frac{V_{DD} - V_{OL}}{I_D}$ en mode saturation pour la charge, montrer que V_{OL} peut s'écrire: $V_{OL} = V_{DD} \frac{R_{ON}}{R_{ON} + R_{DSL}}$
- Remarquez que V_{OL} peut être diminué en augmentant β_R




Figure 15: Caractéristiques d'un PMOS

Part III

Inverseur CMOS

9 Introduction

- Il utilise deux transistors un à canal N et l'autre à canal P. Voir figure 28.

avantages et inconvénients de la technologie CMOS

10 Caractéristiques de l'inverseur CMOS

10.1 Equations du courant

- $V_{IN} = V_{GSN} = V_{DD} + V_{GSP}$
- $V_{out} = V_{DSN} = V_{DD} + V_{DSP}$



Figure 16: MOS à canal diffusé N



Figure 17: MOS à canal diffusé P

- Si $V_{IN} < V_{TN} \Rightarrow V_{out} = V_{DD} \Rightarrow$

$$\begin{cases} NMOS & \text{Bloqué} \\ PMOS & \text{Ohmique} \end{cases}$$

- En effet: $V_{DSP} = V_{out} - V_{DD}$ et $|V_{GSP} = V_{IN} - V_{DD}|$ est proche de $V_{DD} \Rightarrow |V_{DSP}| < |V_{GSP} - V_{TP}|$
- Si V_{IN} dépasse V_{TN} NMOS commence à conduire en saturation car $V_{out} \approx V_{DD} > V_{GSN} - V_{TN}$ le PMOS étant toujours ohmique

$$\frac{\beta_n}{2} (V_{IN} - V_{TN})^2 = \frac{\beta_p}{2} [2(V_{IN} - V_{DD} - V_{TP})(V_{out} - V_{DD}) - (V_{out} - V_{DD})^2] \quad (31)$$

- Si V_{IN} augmente encore, $V_{out} \approx V_{DS}$ et V_{DSP} augmente en valeur absolue $V_{out} - V_{DD} < V_{IN} - V_{DD} - V_{TP}$, les deux transistors sont en régime de saturation.

$$\frac{\beta_n}{2} (V_{IN} - V_{TN})^2 = \frac{\beta_p}{2} (V_{IN} - V_{DD} - V_{TP})^2 \quad (32)$$

- Lorsque V_{out} atteint la valeur telle que $V_{out} < V_{IN} - V_{TN}$, le transistor NMOS devient ohmique

$$\frac{\beta_n}{2} [2(V_{IN} - V_{TN})V_{out} - V_{out}^2] = \frac{\beta_p}{2} (V_{IN} - V_{DD} - V_{TP})^2 \quad (33)$$

- Dès que $V_{GSP} = V_{IN} - V_{DD} > V_{TP}$ le canal P se bloque $I_{DN} = I_{DP} = 0$ et $V_{out} = 0$

10.2 Calcul de tension limites

10.2.1 calcul de V_{OH} et V_{OL}

V_{OH} et V_{IH}

$V_{OH} \cong V_{DD}$ tant que $V_{IN} < V_{TN}$ courant de fuites uniquement $V_{OL} \cong 0$ Dès que $|V_{IN} - V_{DD}| < |V_{TP}|$




Figure 18: Représentation symbolique du transistor




Figure 19: Caractéristique courant-tension du MOS à canal P

10.2.2 calcul de V_{IL}

calcul de V_{IL}

$$\frac{\beta_n}{2}(V_{IL} - V_{TN})^2 = \frac{\beta_p}{2}[2(V_{IL} - V_{DD} - V_{TP})(V_{out} - V_{DD}) - (V_{out} - V_{DD})^2] \quad (34)$$

ensuite on calcule, $\frac{dV_{out}}{dV_{IN}}(V_{IL}) = -1$ sachant que $I_{DN}(V_{IN}) = I_{DP}(V_{IN}, V_{out})$

$$\frac{dV_{out}}{dV_{IN}} = \frac{\frac{dI_{DN}}{dV_{IN}} - \frac{\partial I_{DP}}{\partial V_{IN}}}{\frac{\partial I_{DP}}{\partial V_{out}}} = -1 \quad (35)$$

$$V_{IL}(1 + \frac{\beta_n}{\beta_p}) = 2V_{out} + \frac{\beta_n}{\beta_p}V_{TN} - V_{DD} + V_{TP} \quad (36)$$

Cette équation permet de remonter à V_{out} et les équations du courant permettent de remonter à V_{IL}

10.2.3 calcul de V_{IH}

calcul de V_{IH}

En ce point le driver est ohmique et la charge est saturée avec $\frac{dV_{out}}{dV_{IN}}(V_{IH}) = 0$

$$\frac{\beta_n}{2}[2(V_{IH} - V_{TN})V_{out} - V_{out}^2] = \frac{\beta_p}{2}(V_{IN} - V_{DD} - V_{TP})^2 \quad (37)$$

Avantages du CMOS	Inconvénients du CMOS
Consommation de puissance uniquement durant le basculement	Processus technologique plus compliqué (caissons seuils)
$V_{OH} = V_{DD}$ et $V_{OL} = 0V$	Latch up $\Rightarrow$ Etape additionnelle
Transition raide dans la caractéristique de transfert	CMOS realization requires more transistors that equivalent NMOS-designs

ensuite:

$$\frac{dV_{out}}{dV_{IN}} = \frac{\frac{dI_{DP}}{dV_{IN}} - \frac{\partial I_{DN}}{\partial V_{IN}}}{\frac{\partial I_{DN}}{\partial V_{out}}} = -1 \quad (38)$$

$\Rightarrow$

$$V_{IH}(1 + \frac{\beta_P}{\beta_N}) = 2V_{out} + V_{TN} + \frac{\beta_P}{\beta_N}(V_{DD} + V_{TP}) \quad (39)$$

et en utilisant les équations du courant on remonte à V_{IH}

Calcul de V_{TH}

Pour $V_{IN} = V_{TH} = V_{out}$ both transistor are saturated

$$\frac{\beta_N}{2}(V_{IN} - V_{TN})^2 = \frac{\beta_P}{2}(V_{DD} - V_{IN} - V_{TP})^2 \quad (40)$$

$\Rightarrow$

$$V_{TH} = \frac{V_{TN} + \sqrt{\frac{\beta_P}{\beta_N}}(V_{DD} + V_{TP})}{1 + \sqrt{\frac{\beta_P}{\beta_N}}} \quad (41)$$

10.3 Design

Design

Dans le design l'effort est porté pour optimiser les niveaux V_{OH} et V_{OL} . Le rapport $(\frac{W}{L})$ en CMOS est utilisé pour ajuster le seuil V_{TH} .

$$\frac{\beta_N}{\beta_P} = \frac{\mu_N}{\mu_P} \frac{(W/L)_N}{(W/L)_P} \quad (42)$$

Pour un seuil donné, V_{TH} on $\sqrt{\frac{\beta_N}{\beta_P}} = \frac{V_{DD} - V_{TH} + V_{TP}}{V_{TH} - V_{TN}}$ et pour avoir une caractéristique symétrique, $V_{TH} = V_{DD}/2 \Rightarrow \sqrt{\frac{\beta_N}{\beta_P}} = \frac{\frac{1}{2}V_{DD} + V_{TP}}{\frac{1}{2}V_{DD} - V_{TN}}$ et si $V_{TN} = -V_{TP} \Rightarrow \frac{(W/L)_P}{(W/L)_N} = \frac{\mu_N}{\mu_P} \approx 2.5$ Pour le plus petit inverseur CMOS dans une technologie donnée on aura: $(W/L)_N = 1$ et $(W/L)_P \approx 2.5$ si on veut une caractéristique symétrique.

11 Commutation des inverseurs CMOS

11.1 temps de descente pour la sortie: t_{HL}

t_{HL} : High to Low time

voir figure 29 On définit: $V_1 = V_{OL} + 0.9(V_{OH} - V_{OL})$ et $V_0 = V_{OL} + 0.1(V_{OH} - V_{OL})$

Temps de descente de la sortie t_{HL} , voir figure 30

$$I_{DS}(V_{out}) = -C_{out} \frac{dV_{out}}{dt} \quad (43)$$

- Le transistor signal passe du blocage directement en saturation et ensuite en régime linéaire.
- le temps t_{HL} est le temps mis par la sortie pour aller de $V_1 = V_{OL} + 0.9(V_{OH} - V_{OL})$ à $V_0 = V_{OL} + 0.1(V_{OH} - V_{OL})$
- A un instant t_x le driver passe de la saturation au régime ohmique
- en zone de saturation:

$$t_x - t_1 = \frac{-2C_{out}}{\beta_N} \int_{V_1}^{V_{OH}-V_{TN}} \frac{dV_{out}}{(V_{OH} - V_{TN})^2} \quad (44)$$

$\Leftrightarrow$

$$t_x - t_1 = \frac{2C_{out}}{\beta_N} \frac{V_1 - (V_{OH} - V_{TN})}{(V_{OH} - V_{TN})^2} \quad (45)$$

Temps de descente de la sortie t_{HL}

- En régime linéaire:

$$t_2 - t_x = -\frac{2C_{out}}{\beta_N} \int_{V_{OH}-V_{TN}}^{V_0} \frac{dV_{out}}{[2(V_{OH} - V_{TN})V_{out} - V_{out}^2]} \quad (46)$$

- et on obtient:

$$t_2 - t_x = \frac{C_{out}}{\beta_N(V_{OH} - V_{TN})} \text{Ln} \left[\frac{2(V_{OH} - V_{TN})}{V_0} - 1 \right] \quad (47)$$

- on donne:

$$\int \frac{dx}{x(a + bx^n)} = \frac{1}{an} \text{Ln} \left(\frac{x^n}{a + bx^n} \right) \quad (48)$$

Temps de descente de la sortie t_{HL}

- En notant: $\tau = \frac{C_{out}}{\beta_N(V_{OH}-V_{TN})}$
- En tenant compte d'une éventuelle résistance de ligne R_{line} , $\tau = C_{out} \left[\frac{1}{\beta_N(V_{OH}-V_{TN})} + R_{line} \right]$
- le temps de descente t_{HL} sera donné par:

$$t_{HL} = \tau \left\{ \frac{2(V_{TN} - 0.1(V_{OH} - V_{OL}))}{V_{OH} - V_{TN}} + \text{Ln} \left(\frac{2(V_{OH} - V_{TN})}{V_{OL} + 0.1(V_{OH} - V_{OL})} - 1 \right) \right\} \quad (49)$$

11.2 temps de montée (Rise time) pour la sortie: t_{LH}

Temps de montée

voir figure 31 et 32

$$C_{out} \frac{dV_{out}}{dt} = I_L(V_{out}) \quad (50)$$

calcul du temps de montée

$$t_{LH} = \int_{t_1}^{t_2} dt = \int_{V_0}^{V_1} \frac{dV_{out}}{I_L(V_{out})} \quad (51)$$

Ce temps dépend du type de la charge

1. Cas d'une résistance de charge R_L

$$I_L = \frac{V_{DD} - V_{out}}{R_L} \quad \Leftrightarrow \quad t_{LH} = R_L C_{out} \int_{V_0}^{V_1} \frac{dV_{out}}{V_{DD} - V_{out}} \quad (52)$$

$$t_{LH} = R_L C_{out} \text{Ln} \frac{V_{DD} - V_1}{V_{DD} - V_0} \quad (53)$$

2. Cas d'un transistor NMOS à déplétion en charge (voir figure 33)

- $V_{out} = V_{DD} - V_{DSL}$
- Si $V_{DSL} < V_{DSL,sat} = V_{GSL} - V_{TL} \Rightarrow$ Charge en régime linéaire
- Si $V_{DSL} > V_{DSL,sat} = V_{GSL} - V_{TL} \Rightarrow$ Charge en régime Saturé
- $V_{GSL} = 0$

$$t_{LH} = C_{out} \int_{V_0}^{V_{DD}+V_{TL}} \frac{dV_{out}}{I_{L,sat}} + C_{out} \int_{V_{DD}+V_{TL}}^{V_1} \frac{dV_{out}}{I_{L,lin}} \quad (54)$$

$$I_{L,sat} = \frac{\beta_L}{2} (V_{GSL} - V_{TL})^2 = \frac{\beta_L}{2} (-V_{TL})^2 \quad (55)$$

$$I_{L,lin} = \frac{\beta_L}{2} [2(-V_{TL}(V_{DD} - V_{out}) - (V_{DD} - V_{out})^2)] \quad (56)$$

$$\Leftrightarrow t_{LH} = C_{out} \int_{V_0}^{V_{DD}+V_{TL}} \frac{dV_{out}}{\frac{\beta_L}{2} [2(-V_{TL}(V_{DD}-V_{out}) - (V_{DD}-V_{out})^2)]} + C_{out} \int_{V_{DD}+V_{TL}}^{V_1} \frac{dV_{out}}{\frac{\beta_L}{2} (-V_{TL})^2} \quad (57)$$

- La constante de temps de charge est alors: $\tau_L = (\frac{1}{\beta_L |V_{TL}|} + R_{line})$
- La fréquence de commutation maximale est:

$$F_{max} = \frac{1}{t_{HL} + t_{LH}} \quad (58)$$

3. Cas d'un canal P en charge Dans ce cas:

- $V_{OH} = V_{DD}$ et $V_{OL} = 0$
- $V_0 = 0.1V_{DD}$ et $V_1 = 0.9V_{DD}$ t_{LH} peut être obtenu par symétrie par rapport au transistor NMOS en remplaçant V_{TN} par V_{TP} et β_N par β_P

$$t_{LH} = \frac{C_{out}}{\beta_P (V_1 - V_{TP})} \left\{ \frac{2|V_{TP}|}{V_1 - V_{TP}} + \ln \left[\frac{2(V_1 - |V_{TP}|)}{V_0} - 1 \right] \right\} \quad (59)$$

Remarque

Si $V_{TN} = V_{TP}$ et $\beta_N = \beta_P$ alors $t_{HL} = t_{LH}$

11.3 Retard de propogation

voir figure 34

Retard de propogation

Il est défini par: $t_p = \frac{1}{2}(t_{PHL} + t_{PLH})$ $t_1 - t_0 = t_{pHL}$ et $t_3 - t_2 = t_{pLH}$. On définit $V_{1/2} = \frac{V_{OH} + V_{OL}}{2}$

t_{pHL} pour un inverseur MOS

Pour un inverseur MOS, le temps t_{pHL} est donné par:

$$t_{pHL} = -C_{out} \int_{V_{OH}}^{V_{1/2}} \frac{dV_{out}}{I_D(V_{out})} \quad (60)$$

$$\Leftrightarrow t_{pHL} = -C_{out} \int_{V_{OH}}^{V_{OH}-V_{TN}} \frac{dV_{out}}{\frac{\beta_N}{2} (V_{OH} - V_{TN})^2} =$$

$C_{out} \int_{V_{OH}-V_{TD}}^{V_{1/2}}$ ensuite,

$$t_{pHL} = \tau_N \left\{ \frac{2V_{TN}}{V_{OH} - V_{TN}} + \ln \left[\frac{4(V_{OH} - V_{TN})}{V_{OH} + V_{OL}} - 1 \right] \right\} \quad (61)$$

avec: $\tau_N = C_{out} \left(\frac{1}{\beta_N (V_{OH} - V_{TN})} + R_{Line} \right)$

t_{pLH}

1. Cas d'un transistor à déplétion en charge

$$t_{pLH} = C_{out} \int_{V_{OL}}^{V_{DD}+V_{TL}} \frac{dV_{out}}{I_{L,sat}} + C_{out} \int_{V_{DD}+V_{TL}}^{V_{1/2}} \frac{dV_{out}}{I_{L,lin}} \quad (62)$$

$\Rightarrow$

$$t_{pLH} = \frac{C_{out}}{\beta_L |V_{TL}|} \left\{ \frac{2V_{DD} - |V_{TL}| - V_{OL}}{|V_{TL}|} + \ln \left[\frac{2|V_{TL}| - (V_{DD} - V_{1/2})}{V_{DD} - V_{1/2}} \right] \right\} \quad (63)$$

2. Cas d'un canal P en charge Par symétrie par rapport à t_{pHL}

$$t_{pLH} = \tau_P \left\{ \frac{|2V_{TP}|}{V_{OH} - |V_{TP}|} + \ln \left[\frac{4(V_{OH} - |V_{TP}|)}{V_{OH} - V_{OL}} - 1 \right] \right\} \quad (64)$$

remarques

1. Le retard de propagation est: $t_p = \frac{1}{2}(t_{pHL} + t_{pLH})$

2. Si $V_{TN} = |V_{TP}|$ et $\beta_N = \beta_P \Rightarrow t_{pHL} = t_{pLH}$

- 3.

$$\tau_N = C_{out} \left\{ \frac{1}{\beta_N (V_{OH} - V_{TN})} + R_{line} \right\} \quad (65)$$

- 4.

$$\tau_P = C_{out} \left\{ \frac{1}{\beta_P (V_{OH} - |V_{TP}|)} + R_{line} \right\} \quad (66)$$

11.4 Produit puissance délai

Power delay product: produit délai puissance

- Il est défini par $PDP = P_m t_p$ où P_m est la puissance moyenne dissipée par le circuit et t_p représente le retard de propagation moyen.
- Le PDP caractérise les performances moyennes d'un circuit digital. Un faible PDP est recherché
- Pour simplifier on écrit: $t_{pHL} \approx \tau_D = R_{ON} C_{out}$, $t_{pLH} \approx \tau_L = R_L C_{out} \Rightarrow t_p = \frac{1}{2}(R_{ON} + R_L) C_{out}$

Cas de l'inverseur CMOS, voir figure 35

- Le courant circule uniquement lors de la commutation $P_m = I_m V_{DD}$

PDP d'UN CMOS

- $I_m = \frac{1}{T} \{I_{DN,LH} t_{LH} + I_{DN,HL} t_{HL}\}$ avec $I_{DN,LH} \equiv \frac{1}{t_{LH}} \int_0^{t_{LH}} I_{DN}(t) dt$: Courant moyen lors de la montée, et
- $I_{DN,HL} \equiv \frac{1}{t_{HL}} \int_0^{t_{HL}} I_{DN}(t) dt$: Courant moyen lors de la descente
- Si on a un inverseur CMOS symétrique, on $I_{DN,LH} = I_{DN,HL} = I_{DN,m}$
- le PDP est alors: $t_p I_{DN,m} V_{DD} \frac{F}{F_{max}}$ où F et F_{max} représentent respectivement les fréquences du signal d'entrée et de commutation maximale de l'inverseur
- Si on utilise une résistance de charge ou un transistor en déplétion en charge, il faut tenir compte de la puissance consommée eu repos

11.5 Capacité de sortie de l'inverseur

Voir figure 36

Capacité de sortie de l'inverseur

Calcul de la capacité C_{out}

$$C_{out} = C_{GDN} + C_{GDP} + K(V_{OL}, V_{OH})(C_{DBP} + C_{DBN}) + C_{line} + \underbrace{C_{GN} + C_{GP}}_{C_G} \quad (67)$$

avec

- K donné par: $K(V_1, V_2) = \frac{2\phi_0}{V_2 - V_1} \left\{ \left(1 + \frac{V_2}{\phi_0}\right)^{\frac{1}{2}} - \left(1 + \frac{V_1}{\phi_0}\right)^{\frac{1}{2}} \right\}$
- $\phi_0 = \frac{kT}{q} \ln \frac{N_D N_A}{n_i^2}$: Potentiel de diffusion
- C_{line} Capacité par unité de surface entre la ligne et le substrat. $C_{line} = Ax C_{inu}$ où C_{inu} est la capacité de l'oxyde d'épaisseur x_{inu} entre la ligne et le substrat
- C_G est la capacité de grille de l'étage suivant

12 Facteur d'échelle

Facteur d'échelle

Supposons que les dimensions des transistors sont réduites d'un facteur $S \gg 1$, de sorte que $L' = L/S$

- Considérons $t_{HL} t_{HL} = \tau \left\{ \frac{2(V_{TN} - 0.1(V_{OH} - V_{OL}))}{V_{OH} - V_{TN}} + \ln \left(\frac{2(V_{OH} - V_{TN})}{V_{OL} + 0.1(V_{OH} - V_{OL})} - 1 \right) \right\}$
- supposons que la tension est aussi réduite du même facteur. Le terme entre $\{ \}$ ne change pas. Par contre:

Facteur d'échelle

- Pour $\tau = \frac{C_{out}}{\beta_D} (V_{OH} - V_{TN})$ on a: $(V_{OH} - V_{TN})' = \frac{V_{OH} - V_{TN}}{S}$; $C'_{ox} = SC_{ox} \Rightarrow \beta'_D = S\beta_D$
- $C'_{out} = \frac{C_{out}}{S} \Rightarrow$
- $\tau'_N = \frac{\tau_N}{S} \Rightarrow F'_{max} = \frac{1}{\tau'_{HL} + \tau'_{LH}} = SF_{max}$
- Si la tension n'est pas diminuée, $\tau'_N = \frac{\tau_N}{S^2}$ et $F'_{max} = \frac{1}{\tau'_{HL} + \tau'_{LH}} = S^2 F_{max}$

13 Technologie CMOS

Technologie CMOS

- Voir cours de Technologie
- Phénomène de latch-up

Model Parameter	Parameter Description	Typical Parameter Value		Units
		NMOS	PMOS	
V_{T0}	Threshold Voltage for $V_{BS} = 0V$	0.75 ± 0.15	-0.85 ± 0.15	Volts
K'	Transconductance Parameter (sat.)	$110 \pm 10\%$	$50 \pm 10\%$	$\mu A/V^2$
γ	Bulk Threshold Parameter	0.4	0.57	$\sqrt{V}$
λ	Channel Length Modulation Parameter	$0.04 (L=1 \mu m)$ $0.01 (L=2 \mu m)$	$0.05 (L=1 \mu m)$ $0.01 (L=2 \mu m)$	V^{-1}
$\phi = 2\phi_F$	Surface potential at strong inversion	0.7	0.8	Volts

Figure 20: Paramètres de simulation SPICE niveau 1

Parameter Symbol	Parameter Description	Typical Parameter Value		Units
		N-Channel	P-Channel	
VTO	Threshold	0.7 ± 0.15	-0.7 ± 0.15	V
UO	mobility	660	210	$\text{cm}^2/\text{V}\cdot\text{s}$
DELTA	Narrow-width threshold adjust factor	2.4	1.25	—
ETA	Static-feedback threshold adjust factor	0.1	0.1	—
KAPPA	Saturation field factor in channel-length modulation	0.15	2.5	1/V
THETA	Mobility degradation factor	0.1	0.1	1/V
NSUB	Substrate doping	3×10^{16}	6×10^{16}	cm^{-3}
TOX	Oxide thickness	140	140	Å
XJ	Metallurgical junction depth	0.2	0.2	μm
WD	Delta width			μm
LD	Lateral diffusion	0.016	0.015	μm
NFS	Parameter for weak inversion modeling	7×10^{11}	6×10^{11}	cm^{-2}
CGSO		220×10^{-12}	220×10^{-12}	F/m
CGDO		220×10^{-12}	220×10^{-12}	F/m
CGBO		700×10^{-12}	700×10^{-12}	F/m
CJ		770×10^{-6}	560×10^{-6}	F/m^2
CJSW		380×10^{-12}	350×10^{-12}	F/m
MJ		0.5	0.5	
MJSW		0.38	0.35	
NFS	Parameter for weak inversion modeling	7×10^{11}	6×10^{11}	cm^{-2}

Figure 21: Paramètres de simulation SPICE niveau 3




Figure 22: Inverseur idéal




Figure 23: Montage Inverseur




Figure 24: Caractéristique de tranfert d'un inverseur




Figure 25: Marge de bruit




Figure 26: Réponse temporelle de l'inverseur




Figure 27: Inverseur utilisant un canal N à déplétion





Figure 28: Inverseur CMOS






Figure 31: Inverseur lorsque le driver est en cut off




Figure 32: Courbe de réponse pour la charge







Figure 33: NMOS en charge






Figure 34: Définition des retards de montée et de descente




Figure 35: Peaks de courant lors de la commutation




Figure 36: Capacité de sortie de l'inverseur

Sommaires

Contents

PORTES SIMPLES

- 1.1 Porte NAND
- 1.2 Porte NOR

PORTES COMPLEXES EN CMOS

- 2.1 Introduction
- 2.2 Exemple
 - 2.2.1 Synthèse classique par des portes élémentaires
 - 2.2.2 Portes complexes CMOS
- 2.3 REGLES DE FORMATION DES FONCTIONS LOGIQUES
- 2.4 Construction systématique d'une fonction
- 2.5 Layout optimal des portes en CMOS complémentaire
 - 2.5.1 Introduction et principes de base
 - 2.5.2 Algorithme de base: Le sentier d'EULER
 - 2.5.3 Recherche euristique d'un sentier d'Euler
- 2.6 Logique Pseudo NMOS

LOGIQUE A PORTES DE TRANSMISSION

- 3.1 Transistor interrupteur: Pastransistor
- 3.2 Caractéristiques de charge d'un transistor interrupteur
 - 3.2.1 Conséquences:
- 3.3 Caractéristique de décharge

Portes de transmission CMOS

- 4.1 Présentation et généralités

1 PORTES SIMPLES

1.1 Porte NAND




Figure 1: Porte NAND

Z	A	
	0	1
B	0	1
	1	0

Table 1: table de vérité

- les 0 génèrent la combinaison des transistors N
- les 1 génèrent la combinaison des transistors P




Figure 2: Stick diagram $\leftrightarrow$ diagramme squelettique

1.2 Porte NOR

Z	A	
	0	1
B	0	1
	1	0

Table 2: Table de vérité

- les 0 génèrent la combinaison des transistors N
- les 1 génèrent la combinaison des transistors P




Figure 3: Porte NOR




Figure 4: Stick diagram ↔ diagramme squelettique

2 PORTES COMPLEXES EN CMOS

2.1 Introduction

- Les fonctions logiques complexes peuvent toujours être réalisées en assemblant des portes logiques élémentaires telles que NAND- NOR- Inverseurs (NOI).
- Technique utilisée généralement dans un environnement à cellules standards.
- La topologie des portes complexes CMOS est basée sur les mêmes règles que celles des portes élémentaires.
 1. Le bloc logique de type P et le bloc logique de type N ont tous les deux le même nombre de transistors.
 2. En régime permanent **un bloc et un seul** est conducteur. Il n'existe pas de courant entre V_{DD} et V_{SS} et il n'y a pas de consommation au repos.
 3. La topologie du bloc P est **duale** du bloc N (Les connexions parallèles deviennent en série et vice-versa)
 4. Le bloc P tire la sortie vers le niveau logique haut (**Pull-Up network**)
 5. Le bloc N tire la sortie vers le niveau logique bas (**Pull-Down network**)
 6. Les réseaux P sont plus rapides que les résistances de charge
 7. Les blocs P et N réalisent des fonctions complémentaires




Figure 5: réseau-CMOS

2.2 Exemple

2.2.1 Synthèse classique par des portes élémentaires

soit la fonction logique:

$$Z = \overline{AB + C(D + E)}$$

(1)




Figure 6: Schéma à partir de portes élémentaires

- Cette réalisation nécessite une vingtaine de transistors!!!!

2.2.2 Portes complexes CMOS




Figure 7: Réalisation à partir de portes CMOS

Si la synthèse directe n'est pas évidente ou non immédiate, on fait une synthèse par algèbre booléenne

Règles

1. Le réseau N tire la sortie à 0 lorsque les entrées sont à 1
2. Le réseau P tire la sortie à 1 lorsque les entrées sont à 0

Exemple 1 Soit une fonction $F(A,B,C)$ à réaliser.

- Le réseau N doit réaliser la fonction: $F_b = \overline{F(A,B,C)}$
- Le réseau P doit réaliser la fonction: $F_h = F(\overline{A}, \overline{B}, \overline{C})$. Dans ce cas on considère $\overline{A}, \overline{B}$ et $\overline{C}$ car les transistors P conduisent si $A = 0, B = 0$ et $C = 0$
- $X = F_b = \overline{AB + C(D+E)} = AB + C(D+E)$
- $\overline{X} = F_h = \overline{AB + C(D+E)} = \overline{AB} \cdot \overline{C(D+E)} = (\overline{A} + \overline{B})(\overline{C} + \overline{DE})$

Remarques

On peut aussi utiliser les tables de Karnaugh pour trouver X et $\overline{X}$ à partir d'une table de vérité

Exemple 2

AB \ CD	00	01	11	10
00	1	1	1	1
01	1	0	0	0
11	0	0	0	0
10	1	1	1	1

$$\overline{X} = \overline{D} + \overline{A} \cdot \overline{B} \cdot \overline{C}$$

et

$$X = AD + DB + CD = D(A + B + C)$$

Réalisation à partir de portes CMOS




Figure 8: Circuit électrique de la fonction

2.3 REGLES DE FORMATION DES FONCTIONS LOGIQUES

1. Des transistors NMOS montés en série implémentent une fonction **AND**
2. Des transistors NMOS montés en parallèle implémentent une fonction **OR**
3. Des fonctions logiques NMOS montées en série sont liées par une relation **AND**
4. Des fonctions logiques NMOS montées en parallèle sont liées par une relation **OR**

Remarque

La fonction de sortie est le complément de la fonction réalisée par le réseau NMOS

5. Les connexions parallèles des NMOS sont transformées en connexions série pour les PMOS. Les entrées appliquées aux NMOS et aux PMOS sont les mêmes
6. Les connexions en série des NMOS sont transformées en connexion parallèles pour les PMOS. Les variables d'entrées sont les mêmes
7. Les connexions parallèles des blocs logiques en NMOS deviennent connexions série pour les blocs logiques en PMOS
8. Les connexions série des blocs logiques en NMOS deviennent connexions parallèles pour les blocs logiques en PMOS

2.4 Construction systématique d'une fonction

Exemple 1: Soit à réaliser la fonction $F = \overline{A \cdot B + C \cdot D}$

On commence par réaliser chaque réseau de transistors à part (figures 9 et 10) et on les associe ensuite comme le montre la figure 11




Figure 9: Réseau N




Figure 10: Réseau P




Figure 11: Fonction globale

2.5 Layout optimal des portes en CMOS complémentaire

2.5.1 Introduction et principes de base

- Les fonctions booléennes complexes peuvent être réalisées en un étage CMOS **unique**. Le layout de la porte complexe devrait profiter de cette configuration afin d'obtenir une haute densité.
- Les connexions source-source, drain-drain ou source-drain entre transistors de même type peuvent être obtenues simplement en joignant les diffusions en **zone unique**. Ainsi, on peut réaliser la plupart des portes en utilisant une seule bande diffusée, coupée par les portes de Poly-Si.
- De plus, vu qu'un nombre égal de transistors de chaque type partagent les mêmes variables d'entrée, les transistors p et n peuvent-être alignés dans la même séquence afin de simplifier les interconnexions des portes.

2.5.2 Algorithme de base: Le sentier d'EULER




Figure 12: Fonction complexe




Figure 13: Graphe dual de la fonction

1. La porte complémentaire complexe est remplacée par son graphe dual
2. Toutes les branches du graphe dual sont parcourues sans discontinuité et sans aller et retour. Ces trajectoires sont les **sentiers d'Euler**
3. S'il existe un sentier d'Euler unique pour un graphe; i.e: une séquence de sommets (ou d'arêtes) contenant tous les sommets du graphe, Tous les transistors correspondants peuvent être chaînés dans la même séquence par une unique bande de diffusion
4. Parmi la liste de tous les sentiers d'Euler n et p, il faut en **trouver un** qui décrit chaque graphe avec une séquence de sommets identique.
5. Si un unique sentier d'Euler correspondant à la définition ci dessus n'existe pas, il faut diviser le sentier en deux ou plusieurs parties. Une division dans le sentier d'Euler correspond à une rupture dans la bande diffusée.
6. Dans le cas présent le chemin '**decab**' constitue un sentier d'Euler.

Réalisation: Voir figure 14




Figure 14: Layout optimal de la fonction complexe

Exemple 2: Nand à trois entrées




Figure 15: NAND 3

Diagramme squelettique: Voir figure 17




Figure 16: Sentier d'Euler




Figure 17: Layout de la porte NAND3

Exemple 3:

$$Z = \overline{AB + CD}$$

(2)




Figure 18: Sentier d'Euler




Figure 19: Layout optimal

2.5.3 Recherche euristique d'un sentier d'Euler

1. Représenter la fonction booléenne par des portes élémentaires AND, OR and NOT
2. Si le nombre d'entrées de chaque porte élémentaire est **impair** il peut être démontré que les graphes ont

un sentier d'Euler unique. De plus, il existe une représentation plane du diagramme logique telle l'ordre vertical des entrées correspond à la séquence dans le sentier d'Euler.

3. Si le nombre d'entrées de quelques portes AND, OR, Inverseur est **pair**, une **pseudo-entrée** est rajoutée. Une de sorte que:

- Un entrelacement minimum est obtenu entre pseudo-entrées et entrées réelles dans la séquence verticale.
- Un maximum de pseudo-entrées est situé en haut ou en bas de la séquence pour ne pas rompre la continuité de la bande diffusée.
- D'autres pseudo-entrées sont regroupées autant que possible à l'intérieur de la séquence. Une pseudo-entrée ou un groupe de pseudo-entrées correspond à une **rupture**(séparation) de la bande diffusée.

4. le sentier d'Euler est alors défini en suivant l'ordre des entrées dans le diagramme logique plan optimisé

Exemple 1:

$$F = \overline{a + bc + de} \quad (3)$$




Figure 20: Diagramme logique

- Deux portes à deux entrées
- Rajouter deux pseudo-entrées et modifier la séquence des entrées




Figure 21: Ajout de pseudo-entrées




Figure 22: Modification de la séquence des entrées

Sentier d'Euler: bcade

Exercices:


1. Réaliser le layout de cette fonction en respectant au maximum les règles de dessin

2. Retrouver ce chemin à partir du circuit en portes CMOS
3. Trouver un layout optimal de la fonction $F = AB + (C+D)(E+F) + GH$ à partir de portes CMOS et par la recherche heuristique du sentier d'Euler
4. Réaliser un layout optimal d'un additionneur

2.6 Logique Pseudo NMOS

$$Z = \overline{AB + C(D+E)}$$

(4)



- Un seul transistor P remplace le réseau P
- Plus forte densité d'intégration qu'en CMOS
- Capacité d'entrée plus faible
- Haute densité pour des structures répétitives pour lesquelles les doubles entrées CMOS mènent à des pb complexes de croisements
- Consommation de puissance au repos et lorsque le réseau N est ON
- Logique 'Ratioed': le rapport entre transistors P et N est important, compensant presque complètement l'avantage de la densité

Figure 23: Fonction pseudo-nmos

3 LOGIQUE A PORTES DE TRANSMISSION

3.1 Transistor interrupteur: Pastransistor




Figure 24: Transistor en interrupteur

3.2 Caractéristiques de charge d'un transistor interrupteur

- charge du condensateur $\Rightarrow$

$$C_{in} \frac{dV_{in}}{dt} = \frac{\beta_N}{2} (V_{DD} - V_{tN} - V_{in})^2 \quad (5)$$

- $\beta_N = \mu_N C_{ox} \frac{W_N}{L_N}$
- En ignorant l'effet du corps 'The body effect', on obtient:

$$V_{in}(t) = (V_{DD} - V_{tN}) \left\{ 1 - \frac{1}{1 + (V_{DD} - V_{tN}) \frac{\beta_N}{2C_{in}} t} \right\} \quad (6)$$

Figure 25: transistor passant

- à $t=0$ $V_{in}(0) = 0 \Rightarrow$ Transistor saturé
- $V_{GSN} = V_{DD} - V_{in} = V_{DSN}$

- en notant: $\tau_{ch} = \frac{2C_{in}}{\beta_N (V_{DD} - V_{tN})}$, on peut écrire:

$$V_{in}(t) = (V_{DD} - V_{tN}) \left[\frac{t/\tau_{ch}}{1 + t/\tau_{ch}} \right] \quad (7)$$

- Lorsque $t \rightarrow \infty$, $V_{in}(t) \rightarrow V_{DD} - V_{tN}$

- En tenant compte de l'effet du corps,

$$V_{tN}(V_{in}) = V_{t0N} + \gamma(\sqrt{2|\phi_F| + V_{in}} - \sqrt{2|\phi_F|}) \quad (8)$$

$\Rightarrow$

$$V_{inmax} = V_{DD} - V_{tNmax} = (V_{DD} - V_{t0N}) - \gamma(\sqrt{2|\phi_F| + V_{inmax}} - \sqrt{2|\phi_F|}) \quad (9)$$

3.2.1 Conséquences:

conséquence 1

Chaine de transistors interrupteurs $V_{chaine} = V_{inmax} = V_{DD} - V_{tN}$






Figure 26: Charge limitée à $V_{DD} - V_{tN}$

conséquence 2

Un transistor interrupteur qui commande un autre



Réduction des V_{max}

3.3 Caractéristique de décharge




Figure 27: transistor passant

- à $t=0$ $V_{in}(0) = V_{DD} - V_{thN}$

- $V_{GSN} = V_{DD} > V_{DSN} = V_{DD} - V_{in} \Rightarrow$ Transistor en régime linéaire

- Décharge du condensateur $\Rightarrow$

$$-C_{in} \frac{dV_{in}}{dt} = \frac{\beta_N}{2} [2(V_{DD} - V_{thN})V_{in} - V_{in}^2] \quad (10)$$

- $\Rightarrow$

$$V_{in}(t) = (V_{DD} - V_{thN}) \left[\frac{2 \exp(-t/\tau_{dis})}{1 + \exp(-t/\tau_{dis})} \right] \quad (11)$$

- avec $\tau_{dis} = \frac{C_{in}}{\beta_N(V_{DD} - V_{thN})} \Rightarrow$ La décharge est plus rapide que la charge

Remarque-1




Figure 28: Temps de charge et de décharge

- $\tau_{dis} = R_{dis} C_{in} \Rightarrow R_{dis} = \frac{1}{\beta_N(V_{DD} - V_{thN})}$
- $\tau_{ch} = R_{ch} C_{in} \Rightarrow R_{ch} = \frac{2}{\beta_N(V_{DD} - V_{thN})}$

Remarque-2

On obtient le contraire pour un transistor à canal P: charge rapide et décharge lente

4 Portes de transmission CMOS

4.1 Présentation et généralités




Figure 29: Porte de transmission

$$I_{DN} + I_{DP} = C_{out} \frac{dV_{out}}{dt} \quad (12)$$

- Transfert d'un niveau logique 1 $\Rightarrow$

$$V_{out} = V_{DD} \left[1 - \exp - \frac{t}{\tau_G} \right] \quad (13)$$

- Transfert d'un niveau logique 0 $\Rightarrow$

$$V_{out} = V_{DD} \exp - \frac{t}{\tau_G} \quad (14)$$

- $\tau_G = R_G C_{out}$

- $R_G = \frac{V_G}{I_{DN} + I_{DP}}$ avec $V_G = V_{in} - V_{out}$ et $R_G = R_N \parallel R_P$

- $R_N = \frac{1}{\beta_N (V_{GSN} - V_{TN})} \equiv R_{dis,N}$

- $R_P = \frac{1}{\beta_P (V_{GSP} - |V_{TP}|)} \equiv R_{ch,P}$